

CLIPPEDIMAGE= JP404095408A

PAT-NO: JP404095408A

DOCUMENT-IDENTIFIER: JP 04095408 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: March 27, 1992

INVENTOR-INFORMATION:

NAME

NISHIMAKI, TATSUO

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY

N/A

APPL-NO: JP02213222

APPL-DATE: August 10, 1990

INT-CL (IPC): H03F003/45;H03F001/02 ;H03F001/42

US-CL-CURRENT: 330/252

ABSTRACT:

PURPOSE: To set a current flowing in an operational amplifier to several-stage by providing plural constant current sources and a constant current source selection circuit into one semiconductor device.

CONSTITUTION: The semiconductor device is provided with a differential stage 101 of an operational amplifier, PMOS switches 104, 105 to select the supply of a current to a constant current source, differential stage constant current sources 106, 107 to supply a current to the differential stage, an operational amplifier differential amplifier stage 108 to amplify a voltage difference between a noninverting input 109 and an inverting input 110, constant current source selection registers 111, 112 to latch a signal to select the constant current sources 106, 107, an operational amplifier output stage outputting an output from the differential stage externally and an output stage constant current source 114 to set a current consumption of the output stage. Then the current consumption in the differential stage is selected by writing

BEST AVAILABLE COPY

'1' to the  
constant current source selection register.

COPYRIGHT: (C)1992,JPO&Japio

BEST AVAILABLE COPY

## ⑫ 公開特許公報(A) 平4-95408

⑤ Int.Cl.<sup>5</sup>H 03 F 3/45  
1/02  
1/42

識別記号

Z

庁内整理番号

8326-5 J  
7239-5 J  
7239-5 J

⑬ 公開 平成4年(1992)3月27日

審査請求 未請求 請求項の数 1 (全3頁)

⑭ 発明の名称 半導体装置

⑯ 特 願 平2-213222

⑰ 出 願 平2(1990)8月10日

⑱ 発 明 者 西 牧 辰 夫 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

⑲ 出 願 人 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号

⑳ 代 理 人 弁理士 鈴木 喜三郎 外1名

## 明 細 書

## 1 発 明 の 名 称

半導体装置

## 2 特 許 請 求 の 範 囲

オペアンプを内蔵する半導体装置に於て、前記オペアンプの差動段の消費電流を設定するための複数の定電流源と、前記複数の定電流源の中から任意に定電流源を選択可能とするための定電流源選択回路とを、一つの半導体装置内に備えたことを特徴とする半導体装置。

## 3 発 明 の 詳 細 な 説 明

## 【産業上の利用分野】

本発明は、オペアンプを内蔵した半導体装置に関する。

## 【従来の技術】

従来の半導体装置に於けるオペアンプはCMO

Sで構成した場合第2図のような構成をしている。第2図に於て201は差動段に電流を供給する差動増幅段定電流源であり、202はオペアンプ差動増幅段、203はオペアンプ出力段、204は非反転入力、205は反転入力、206はオペアンプの出力である。非反転入力204からの入力と反転入力205からの入力の差を増幅して206の出力端子から出力している。

このオペアンプの差動段の消費電流と応答速度は201の差動増幅段定電流源によって供給される電流によって決まる。この電流を低く抑えることにより低消費電力が実現され、消費電流を大きくすることによりオペアンプの応答速度が向上する。

## 【発明が解決しようとする課題】

オペアンプはその消費電力を抑える方法として差動段への電流を小さくする必要があるが、小さくすることによりオペアンプの応答速度が低下してしまうといった不具合が生じる。特にアプリケーションとしてオペアンプを取り込んだ汎用の半

導体装置の場合、その半導体装置の使用される状況により、高速応答性よりも低消費電力が要求される場合や、逆に低消費電力よりも高速応答性を要求される場合等がある。このとき、半導体装置に取り込んだオペアンプの特性が高速に不向きであったり、低消費電力に不向きであったりするために、その半導体装置の汎用性が低下してしまうことになっていた。

#### 【課題を解決するための手段】

本発明のオペアンプを内蔵する半導体装置に於て、前記オペアンプの差動段の消費電流を設定するための複数の定電流源と、前記複数の定電流源の中から任意に定電流源を選択可能とするための定電流源選択回路とを、一つの半導体装置内に備えたことを特徴とする。

#### 【作用】

選択するための信号を保持するための定電流源選択レジスタ、113は差動段からの出力を外部に出力するオペアンプ出力段、114は出力段の消費電流を設定するための出力段定電流源、115はオペアンプの出力である。

111及び112の定電流源選択レジスタに“1”を書き込むことにより差動段での消費電流を選択することができる。この回路例では、104のPMOS定電流源スイッチ1のみON、または105のPMOS定電流源スイッチ2のみON、104、105両方のPMOSスイッチONの3段階の差動段への電流量を設定することができる。これにより、オペアンプの応答速度も3段階に切り換えることができるようになり、オペアンプの使用される状況に最適なオペアンプの能力を設定することができるようになる。

またオペアンプを動作させない場合には111、112のレジスタ両方に“0”を書き込むことにより差動段への電流供給を切ることができ、消費電力を低く抑えることができる。

以上のように構成されたオペアンプを内蔵した半導体装置は、オペアンプに供給される電流を数段階に切り換えることが可能であることにより、低消費電力向けのオペアンプの設定や応答速度を向上させた設定など、一つの半導体装置上でその半導体装置のアプリケーションに合わせたオペアンプの特性が設定できるようになる。

#### 【実施例】

本発明によるオペアンプを内蔵した半導体装置の1実施例を第1図に示す。101はオペアンプの差動段、102、103は差動段の消費電流を設定するための定電流源を選択するための定電流源選択信号、104、105は定電流源への電流の供給を選択するためのPMOSスイッチ、106、107は差動段への電流を供給する差動段定電流源。108は非反転入力109、反転入力110の電圧差を増幅するオペアンプ差動増幅段、111、112は106、107の定電流源を選

#### 【発明の効果】

以上述べたように本発明によれば、オペアンプに流れる電流を数段階に設定することが可能となり、オペアンプの使用されるアプリケーションにより、オペアンプの能力を切り換えることが可能となる。これにより、低消費電力を犠牲にしても高速応答性が必要なアプリケーションや、高速応答性は必要ではないが低消費電力であることが必要であるといったアプリケーションにも同一の半導体装置によって対応することができるようになる。また、消費電流を小さく抑えたオペアンプの場合ノイズに対して弱くなるといった問題があるが、本発明の半導体装置により、差動段への電流量を増加させることにより、対ノイズ性を向上させることができる。

#### 4. 図面の簡単な説明

第 1 図は本発明によるオペアンプの 1 実施例を示す回路図である。

第 2 図は従来のオペアンプの実施例を示すための回路図である。

- 101...オペアンプの差動段
- 102...定電流源選択信号 1
- 103...定電流源選択信号 2
- 104...PMOS トランジスタによる定電流源スイッチ 1
- 105...PMOS トランジスタによる定電流源スイッチ 2
- 106...差動増幅段定電流源 1
- 107...差動増幅段定電流源 2
- 108...オペアンプ差動増幅段
- 109...非反転入力
- 110...反転入力
- 111...定電流源選択レジスタ
- 112...定電流源選択レジスタ
- 113...オペアンプ出力段
- 114...出力段定電流源


- 115...オペアンプ出力
- 201...差動増幅段定電流源
- 202...オペアンプ差動増幅段
- 203...オペアンプ出力段
- 204...非反転入力
- 205...反転入力
- 206...オペアンプ出力

以上


出願人セイコーエプソン株式会社

代理人弁理士鈴木喜三郎(他 1 名)

Nishimaki Fig. 1



第 1 図



第 2 図

BEST AVAILABLE COPY